DASAR PENGUAT OPERASIONAL.
1. Penguat Diferensial Sebagai Dasar Penguat Operasional
Penguat diferensial adalah suatu penguat yang bekerja dengan memperkuat sinyal yang merupakan selisih dari kedua masukannya. Berikut ini adalah gambar skema dari penguat diferensial sederhana:
Penguat diferensial tersebut menggunakan komponen BJT (Bipolar Junction Transistor) yang identik / sama persis sebagai penguat. Pada penguat diferensial terdapat dua sinyal masukan (input) yaitu V1 dan V2. Dalam kondisi ideal, apabila kedua masukan identik (Vid = 0), maka keluaran Vod = 0. Hal ini disebabkan karena IB1 = IB2 sehingga IC1 = IC2 dan IE1 = IE2. Karena itu tegangan keluaran (VC1 dan VC2) harganya sama sehingga Vod = 0.
Apabila terdapat perbedaan antara sinyal V1 dan V2, maka Vid = V1 – V2. Hal ini akan menyebabkan terjadinya perbedaan antara IB1 dan IB2. Dengan begitu harga IC1 berbeda dengan IC2, sehingga harga Vod meningkat sesuai sesuai dengan besar penguatan Transistor.
Untuk memperbesar penguatan dapat digunakan dua tingkat penguat diferensial (cascade). Keluaran penguat diferensial dihubungkan dengan masukan penguat diferensial tingkatan berikutnya. Dengan begitu besar penguatan total (Ad) adalah hasil kali antara penguatan penguat diferensial pertama (Vd1) dan penguatan penguat diferensial kedua (Vd2).
Dalam penerapannya, penguat diferensial lebih disukai apabila hanya memiliki satu keluaran. Jadi yang diguankan adalah tegangan antara satu keluaran dan bumi (ground). Untuk dapat menghasilkan satu keluaran yang tegangannya terhadap bumi (ground) sama dengan tegangan antara dua keluaran (Vod), maka salah satu keluaran dari penguat diferensial tingkat kedua di hubungkan dengan suatu pengikut emitor (emitter follower).
Untuk memperoleh kinerja yang lebih baik, maka keluaran dari pengikut emiter dihubungkan dengan suatu konfigurasi yang disebut dengan totem-pole. Dengan menggunakan konfigurasi ini, maka tegangan keluaran X dapat berayun secara positif hingga mendekati harga VCC dan dapat berayun secara negatif hingga mendekati harga VEE.
Apabila seluruh rangkaian telah dihubungkan, maka rengkaian tersebut sudah dapat dikatakan sebagai penguat operasional (Operational Amplifier (Op Amp)). Penjelasan lebih lanjut mengenai hal ini akan dilakukan pada sub bab berikut.
2. Penguat Operasional
Penguat operasional (Op Amp) adalah suatu rangkaian terintegrasi yang berisi beberapa tingkat dan konfigurasi penguat diferensial yang telah dijelaskan di atas. Penguat operasional memilki dua masukan dan satu keluaran serta memiliki penguatan DC yang tinggi. Untuk dapat bekerja dengan baik, penguat operasional memerlukan tegangan catu yang simetris yaitu tegangan yang berharga positif (+V) dan tegangan yang berharga negatif (-V) terhadap tanah (ground). Berikut ini adalah simbol dari penguat operasional:
2.1. Karakteristik Ideal Penguat Operasional
Penguat operasional banyak digunakan dalam berbagai aplikasi karena beberapa keunggulan yang dimilikinya, seperti penguatan yang tinggi, impedansi masukan yang tinggi, impedansi keluaran yang rendah dan lain sebagainya. Berikut ini adalah karakteristik dari Op Amp ideal:
¨ Penguatan tegangan lingkar terbuka (open-loop voltage gain) AVOL = ¥-
¨ Tegangan ofset keluaran (output offset voltage) VOO = 0
¨ Hambatan masukan (input resistance) RI = ¥
¨ Hambatan keluaran (output resistance) RO = 0
¨ Lebar pita (band width) BW = ¥
¨ Waktu tanggapan (respon time) = 0 detik
¨ Karakteristik tidak berubah dengan suhu
Kondisi ideal tersebut hanya merupakan kondisi teoritis tidak mungkun dapat dicapai dalam kondisi praktis. Tetapi para pembuat Op Amp berusaha untuk membuat Op Amp yang memiliki karakteristik mendekati kondisi-kondisi di atas. Karena itu sebuah Op Amp yang baik harus memiliki karakteristik yang mendekati kondisi ideal. Berikut ini akan dijelaskan satu persatu tentang kondisi-kondisi ideal dari Op Amp.
2.1.1. Penguatan Tegangan Lingkar Terbuka
Penguatan tegangan lingkar terbuka (open loop voltage gain) adalah penguatan diferensial Op Amp pada kondisi dimana tidak terdapat umpan balik (feedback) yang diterapkan padanya seberti yang terlihat pada gambar 2.2. Secara ideal, penguatan tegangan lingkar terbuka adalah:
AVOL = Vo / Vid = - ¥
AVOL = Vo/(V1-V2) = - ¥
Tanda negatif menandakan bahwa tegangan keluaran VO berbeda fasa dengan tegangan masukan Vid. Konsep tentang penguatan tegangan tak berhingga tersebut sukar untuk divisualisasikan dan tidak mungkin untuk diwujudkan. Suatu hal yang perlu untuk dimengerti adalah bahwa tegangan keluaran VO jauh lebih besar daripada tegangan masukan Vid. Dalam kondisi praktis, harga AVOL adalah antara 5000 (sekitar 74 dB) hingga 100000 (sekitar 100 dB).
Tetapi dalam penerapannya tegangan keluaran VO tidak lebih dari tegangan catu yang diberikan pada Op Amp. Karena itu Op Amp baik digunakan untuk menguatkan sinyal yang amplitudonya sangat kecil.
2.1.2. Tegangan Ofset Keluaran
Tegangan ofset keluaran (output offset voltage) VOO adalah harga tegangan keluaran dari Op Amp terhadap tanah (ground) pada kondisi tegangan masukan Vid = 0. Secara ideal, harga VOO = 0 V. Op Amp yang dapat memenuhi harga tersebut disebut sebagai Op Amp dengan CMR (common mode rejection) ideal.
Tetapi dalam kondisi praktis, akibat adanya ketidakseimbangan dan ketidakidentikan dalam penguat diferensial dalam Op Amp tersebut, maka tegangan ofset VOO biasanya berharga sedikit di atas 0 V. Apalagi apabila tidak digunakan umpan balik maka harga VOO akan menjadi cukup besar untuk menimbulkan saturasi pada keluaran. Untuk mengatasi hal ini, maka perlu diterapakan tegangan koreksi pada Op Amp. Hal ini dilakukan agar pada saat tegangan masukan Vid = 0, tegangan keluaran VO juga = 0. Apabila hal ini tercapai,
2.1.3. Hambatan Masukan
Hambatan masukan (input resistance) Ri dari Op Amp adalah besar hambatan di antara kedua masukan Op Amp. Secara ideal hambatan masukan Op Amp adalah tak berhingga. Tetapi dalam kondisi praktis, harga hambatan masukan Op Amp adalah antara 5 kW hingga 20 MW, tergantung pada tipe Op Amp. Harga ini biasanya diukur pada kondisi Op Amp tanpa umpan balik. Apabila suatu umpan balik negatif (negative feedback) diterapkan pada Op Amp, maka hambatan masukan Op Amp akan meningkat.
Dalam suatu penguat, hambatan masukan yang besar adalah suatu hal yang diharapkan. Semakin besar hambatan masukan suatu penguat, semakin baik penguat tersebut dalam menguatkan sinyal yang amplitudonya sangat kecil. Dengan hambatan masukan yang besar, maka sumber sinyal masukan tidak terbebani terlalu besar.
2.1.4. Hambatan Keluaran
Hambatan Keluaran (output resistance) RO dari Op Amp adalah besarnya hambatan dalam yang timbul pada saat Op Amp bekerja sebagai pembangkit sinyal. Secara ideal harga hambatan keluaran RO Op Amp adalah = 0. Apabula hal ini tercapai, maka seluruh tegangan keluaran Op Amp akan timbul pada beban keluaran (RL), sehingga dalam suatu penguat, hambatan keluaran yang kecil sangat diharapkan.
Dalam kondisi praktis harga hambatan keluaran Op Amp adalah antara beberapa ohm hingga ratusan ohm pada kondisi tanpa umpan balik. Dengan diterapkannya umpan balik, maka harga hambatan keluaran akan menurun hingga mendekati kondisi ideal.
2.1.5. Lebar Pita
Lebar pita (band width) BW dari Op Amp adalah lebar frekuensi tertentu dimana tegangan keluaran tidak jatuh lebih dari 0,707 dari harga tegangan maksimum pada saat amplitudo tegangan masukan konstan. Secara ideal, Op Amp memiliki lebar pita yang tak terhingga. Tetapi dalam penerapannya, hal ini jauh dari kenyataan.
Sebagian besar Op Amp serba guan memiliki lebar pita hingga 1 MHz dan biasanya diterapkan pada sinyal dengan frekuensi beberapa kiloHertz. Tetapi ada juga Op Amp yang khusus dirancang untuk bekerja pada frekuensi beberapa MegaHertz. Op Amp jenis ini juga harus didukung komponen eksternal yang dapat mengkompensasi frekuensi tinggi agar dapat bekerja dengan baik.
2.1.6. Waktu Tanggapan
Waktu tanggapan (respon time) dari Op Amp adalah waktu yang diperlukan oleh keluaran untuk berubah setelah masukan berubah. Secara ideal harga waktu respon Op Amp adalah = 0 detik, yaitu keluaran harus berubah langsung pada saat masukan berubah.
Tetapi dalam prakteknya, waktu tanggapan dari Op Amp memang cepat tetapi tidak langsung berubah sesuai masukan. Waktu tanggapan Op Amp umumnya adalah beberapa mikro detik hal ini disebut juga slew rate. Perubahan keluaran yang hanya beberapa mikrodetik setelah perubahan masukan tersebut umumnya disertai dengan oveshoot yaitu lonjakan yang melebihi kondisi steady state. Tetapi pada penerapan biasa, hal ini dapat diabaikan.
2.1.7. Karakteristik Terhadap Suhu
Sebagai mana diketahui, suatu bahan semikonduktor yang akan berubah karakteristiknya apabila terjadi perubahan suhu yang cukup besar. Pada Op Amp yang ideal, karakteristiknya tidak berubah terhadap perubahan suhu. Tetapi dalam prakteknya, karakteristik sebuah Op Amp pada umumnya sedikit berubah, walaupun pada penerapan biasa, perubahan tersebut dapat diabaikan.
2.2. Implementasi Penguat Operasional
Rangkaian yang akan dijelaskan dan dianalisa dalam tulisan ini akan menggunakan penguat operasional yang bekerja sebagai komparator dan sekaligus bekerja sebagai penguat. Berikut ini adalah konfigurasi Op Amp yang bekerja sebagai penguat:
Gambar di atas adalah gambar sebuah penguat non inverting. Penguat tersebut dinamakan penguat noninverting karena masukan dari penguat tersebut adalah masukan noninverting dari Op Amp. Sinyal keluaran penguat jenis ini sefasa dengan sinyal keluarannya. Adapun besar penguatan dari penguat ini dapat dihitung dengan rumus:
AV = (R1+R2)/R1
AV = 1 + R2/R1
Sehingga :
VO =1+(R2/R1) Vid
Selain penguat noninverting, terdapat pula konfigurasi penguat inverting. Dari penamaannya, maka dapat diketahui bahwa sinyal masukan dari penguat jenis ini diterapkan pada masukan inverting dari Op Amp, yaitu masukan dengan tanda “-“. Sinyal masukan dari pengaut inverting berbeda fasa sebesar 1800 dengan sinyal keluarannya. Jadi jiak ada masukan positif, maka keluarannya adalah negatif. Berikut ini adalah skema dari penguat inverting:
Penguatan dari penguat di atas dapat dihitung dengan rumus:
AV = - R2/R1
Sehingga: VO = - (R2/R1) Vid
Sabtu, 13 Juni 2009
karakteristik dan rangkaian fet
Transistor Bipolar dinamakan demikian karena bekerja dengan 2 (bi) muatan yang berbeda yaitu elektron sebagai pembawa muatan negatif dan hole sebagai pembawa muatan positif. Ada satu jenis transistor lain yang dinamakan FET (Field Efect Transistor). Berbeda dengan prinsip kerja transistor bipolar, transistor FET bekerja bergantung dari satu pembawa muatan, apakah itu elektron atau hole. Karena hanya bergantung pada satu pembawa muatan saja, transistor ini disebut komponen unipolar.
Umumnya untuk aplikasi linear, transistor bipolar lebih disukai, namun transistor FET sering digunakan juga karena memiliki impedansi input (input impedance) yang sangat besar. Terutama jika digunakan sebagai switch, FET lebih baik karena resistansi dan disipasi dayanya yang kecil.
Ada dua jenis transistor FET yaitu JFET (junction FET) dan MOSFET (metal-oxide semiconductor FET). Pada dasarnya kedua jenis transistor memiliki prinsip kerja yang sama, namun tetap ada perbedaan yang mendasar pada struktur dan karakteristiknya.
TRANSISTOR JFET
Gambar dibawah menunjukkan struktur transistor JFET kanal n dan kanal p. Kanal n dibuat dari bahan semikonduktor tipe n dan kanal p dibuat dari semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung bawah dinamakan Source. Pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang berbeda tipe. Terminal kedua sisi implant ini terhubung satu dengan lainnya secara internal dan dinamakan Gate.
Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan ini terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya elektron dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan deplesi ini bisa membesar atau mengecil tergantung dari tegangan antara gate dengan source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna kuning di sisi kiri dan kanan.
JFET kanal-n
Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan semikonduktor tipe n dan Gate dengan tipe p. Gambar berikut menunjukkan bagaimana transistor ini di beri tegangan bias. Tegangan bias antara gate dan source adalah tegangan reverse bias atau disebut bias negatif. Tegangan bias negatif berarti tegangan gate lebih negatif terhadap source. Perlu catatan, Kedua gate terhubung satu dengan lainnya (tidak tampak dalam gambar).
Dari gambar di atas, elektron yang mengalir dari source menuju drain harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan keran air. Banyaknya elektron yang mengalir dari source menuju drain tergantung dari ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit, melebar atau membuka tergantung dari tegangan gate terhadap source.
Jika gate semakin negatif terhadap source, maka lapisan deplesi akan semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor bahkan dapat menyentuh drain dan source. Ketika keadaan ini terjadi, tidak ada arus yang dapat mengalir atau sangat kecil sekali. Jadi jika tegangan gate semakin negatif terhadap source maka semakin kecil arus yang bisa melewati kanal drain dan source.
Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga sampai suatu saat terdapat celah sempit. Arus elektron mulai mengalir melalui celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau nilainya positif maka gate-source tidak lain hanya sebagai dioda.
Karena tegangan bias yang negatif, maka arus gate yang disebut IG akan sangat kecil sekali. Dapat dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari hukum Ohm dapat dihitung resistansi input transistor ini adalah :
Rin = 4V/2nA = 2000 Mohm
Simbol JFET
Untuk mengambarkan JFET pada skema rangkaian elektronika, bisa dipakai simbol seperti pada gambar di bawah berikut.
Karena struktur yang sama, terminal drain dan source untuk aplikasi frekuensi rendah dapat dibolak balik. Namun biasanya tidak demikian untuk aplikasi frekuensi tinggi. Umumnya JFET untuk aplikasi frekuensi tinggi memperhitungkan kapasitansi bahan antara gate dengan drain dan juga antara gate dengan source. Dalam pembuatan JFET, umumnya ada perbedaan kapasitansi gate terhadap drain dan antara gate dengan source.
JFET kanal-p
Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET kanal-n, hanya saja kanal yang digunakan adalah semikonduktor tipe p. Dengan demikian polaritas tegangan dan arah arus berlawanan jika dibandingkan dengan transistor JFET kanal-n. Simbol rangkaian untuk tipe p juga sama, hanya saja dengan arah panah yang berbeda.
Kurva Drain
Gambar berikut adalah bagaimana transitor JFET diberi bias. Kali ini digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias negatif dan gambar (b) jika gate dan source dihubung singkat.
Jika gate dan source dihubung singkat, maka akan diperoleh arus drain maksimum. Ingat jika VGS=0 lapisan deplesi kiri dan kanan pada posisi yang hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang menunjukkan karakteristik arus drain ID dan tegangan drain-source VDS. Terlihat arus drain ID tetap (konstan) setelah VDS melewati suatu besar tegangan tertentu yang disebut Vp.
Pada keadaan ini (VGS=0) celah lapisan deplesi hampir bersingungan dan sedikit membuka. Arus ID bisa konstan karena celah deplesi yang sempit itu mencegah aliran arus ID yang lebih besar. Perumpamaannya sama seperti selang air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih banyak lagi. Dari sinilah dibuat istilah pinchoff voltage (tegangan jepit) dengan simbol Vp. Arus ID maksimum ini di sebut IDSS yang berarti arus drain-source jika gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa dihasilkan oleh suatu transistor JFET dan karakteristik IDSS ini tercantum di datasheet.
JFET berlaku sebagai sumber arus konstan sampai pada tengangan tertentu yang disebut VDS(max). Tegangan maksimum ini disebut breakdown voltage dimana arus tiba-tiba menjadi tidak terhingga. Tentu transistor tidaklah dimaksudkan untuk bekerja sampai daerah breakdown. Daerah antara VP dan VDS(max) disebut daerah active (active region). Sedangkan 0 volt sampai tegangan Vp disebut daerah Ohmic (Ohmic region).
Daerah Ohmic
Pada tegangan VDS antara 0 volt sampai tegangan pinchoff VP=4 volt, arus ID menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya adalah :
RDS = Vp/IDSS
RDS disebut ohmic resistance, sebagai contoh di dataseet diketahui VP = 4V dan IDSS = 10 mA, maka dapat diketahui :
RDS = 4V/10mA = 400 Ohm
Tegangan cutoff gate
Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk beberapa tegangan VGS yang berbeda. Pertama adalah kurva paling atas dimana IDSS=10 mA dan kondisi ini tercapai jika VGS=0 dan perhatikan juga tegangan pinchoff VP=4V. Kemudian kurva berikutnya adalah VGS = -1V lalu VGS=-2V dan seterusnya. Jika VGS semakin kecil terlihat arus ID juga semakin kecil.
Perhatikan kurva yang paling bawah dimana VGS=-4V. Pada kurva ternyata arus ID sangat kecil sekali dan hampir nol. Tegangan ini dinamakan tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai VGS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga arus yang bisa melewati kecil sekali atau hampir nol.
Bukan suatu kebetulan bahwa kenyataannya bahwa VGS(off)=-4V dan VP=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau hampir bersentuhan.
Maka di datasheet biasanya hanya ada satu besaran yang tertera VGS(off) atau VP. Oleh karena sudah diketahui hubungan persamaan :
VGS(off) = -VP
Pabrikasi JFET
Kalau sebelumnya sudah dijelaskan bagaimana struktur JFET secara teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor JFET-n dibuat.
Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p sebagai subtrat (subtrate) atau dasar (base). Untuk membuat kanal n, di atas subtrat di-implant semikonduktor tipe n yaitu dengan memberikan doping elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di atas kanal-n dibuat implant tipe-p, caranya adalah dengan memberi doping p (hole). Implant tipe p ini yang menjadi gate. Gate dan subtrat disambungkan secara internal.
TRANSISTOR MOSFET
Mirip seperti JFET, transistor MOSFET (Metal oxide FET) memiliki drain, source dan gate. Namun perbedaannya gate terisolasi oleh suatu bahan oksida. Gate sendiri terbuat dari bahan metal seperti aluminium. Oleh karena itulah transistor ini dinamakan metal-oxide. Karena gate yang terisolasi, sering jenis transistor ini disebut juga IGFET yaitu insulated-gate FET.
Ada dua jenis MOSFET, yang pertama jenis depletion-mode dan yang kedua jenis enhancement-mode. Jenis MOSFET yang kedua adalah komponen utama dari gerbang logika dalam bentuk IC (integrated circuit), uC (micro controller) dan uP (micro processor) yang tidak lain adalah komponen utama dari komputer modern saat ini.
MOSFET Depletion-mode
Gambar berikut menunjukkan struktur dari transistor jenis ini. Pada sebuah kanal semikonduktor tipe n terdapat semikonduktor tipe p dengan menyisakan sedikit celah. Dengan demikian diharapkan elektron akan mengalir dari source menuju drain melalui celah sempit ini. Gate terbuat dari metal (seperti aluminium) dan terisolasi oleh bahan oksida tipis SiO2 yang tidak lain adalah kaca.
Semikonduktor tipe p di sini disebut subtrat p dan biasanya dihubung singkat dengan source. Ingat seperti pada transistor JFET lapisan deplesi mulai membuka jika VGS = 0.
Dengan menghubung singkat subtrat p dengan source diharapkan ketebalan lapisan deplesi yang terbentuk antara subtrat dengan kanal adalah maksimum. Sehingga ketebalan lapisan deplesi selanjutnya hanya akan ditentukan oleh tegangan gate terhadap source. Pada gambar, lapisan deplesi yang dimaksud ditunjukkan pada daerah yang berwarna kuning.
Semakin negatif tegangan gate terhadap source, akan semakin kecil arus drain yang bisa lewat atau bahkan menjadi 0 pada tegangan negatif tertentu. Karena lapisan deplesi telah menutup kanal. Selanjutnya jika tegangan gate dinaikkan sama dengan tegangan source, arus akan mengalir. Karena lapisan deplesi muali membuka. Sampai di sini prinsip kerja transistor MOSFET depletion-mode tidak berbeda dengan transistor JFET.
Karena gate yang terisolasi, tegangan kerja VGS boleh positif. Jika VGS semakin positif, arus elektron yang mengalir dapat semakin besar. Di sini letak perbedaannya dengan JFET, transistor MOSFET depletion-mode bisa bekerja sampai tegangan gate positif.
Pabrikasi MOSFET depletion-mode
Struktur ini adalah penampang MOSFET depletion-mode yang dibuat di atas sebuah lempengan semikonduktor tipe p. Implant semikonduktor tipe n dibuat sedemikian rupa sehingga terdapat celah kanal tipe n. Kanal ini menghubungkan drain dengan source dan tepat berada di bawah gate. Gate terbuat dari metal aluminium yang diisolasi dengan lapisan SiO2 (kaca). Dalam beberapa buku, transistor MOSFET depletion-mode disebut juga dengan nama D-MOSFET.
Kurva drain MOSFET depeletion mode
Analisa kurva drain dilakukan dengan mencoba beberapa tegangan gate VGS konstan, lalu dibuat grafik hubungan antara arus drain ID terhadap tegangan VDS.
Dari kurva ini terlihat jelas bahwa transistor MOSFET depletion-mode dapat bekerja (ON) mulai dari tegangan VGS negatif sampai positif. Terdapat dua daerah kerja, yang pertama adalah daerah ohmic dimana resistansi drain-source adalah fungsi dari :
RDS(on) = VDS/IDS
Jika tegangan VGS tetap dan VDS terus dinaikkan, transistor selanjutnya akan berada pada daerah saturasi. Jika keadaan ini tercapai, arus IDS adalah konstan. Tentu saja ada tegangan VGS(max), yang diperbolehkan. Karena jika lebih dari tegangan ini akan dapat merusak isolasi gate yang tipis alias merusak transistor itu sendiri.
MOSFET Enhancement-mode
Jenis transistor MOSFET yang kedua adalah MOSFET enhancement-mode. Transistor ini adalah evolusi jenius berikutnya setelah penemuan MOSFET depletion-mode. Gate terbuat dari metal aluminium dan terisolasi oleh lapisan SiO2 sama seperti transistor MOSFET depletion-mode. Perbedaan struktur yang mendasar adalah, subtrat pada transistor MOSFET enhancement-mode sekarang dibuat sampai menyentuh gate, seperti terlihat pada gambar beritu ini. Lalu bagaimana elektron dapat mengalir ?. Silahkan terus menyimak tulisan berikut ini.
Gambar atas ini adalah transistor MOSFET enhancement mode kanal n. Jika tegangan gate VGS dibuat negatif, tentu saja arus elektron tidak dapat mengalir. Juga ketika VGS=0 ternyata arus belum juga bisa mengalir, karena tidak ada lapisan deplesi maupun celah yang bisa dialiri elektron. Satu-satunya jalan adalah dengan memberi tegangan VGS positif. Karena subtrat terhubung dengan source, maka jika tegangan gate positif berarti tegangan gate terhadap subtrat juga positif.
Tegangan positif ini akan menyebabkan elektron tertarik ke arah subtrat p. Elektron-elektron akan bergabung dengan hole yang ada pada subtrat p. Karena potensial gate lebih positif, maka elektron terlebih dahulu tertarik dan menumpuk di sisi subtrat yang berbatasan dengan gate. Elektron akan terus menumpuk dan tidak dapat mengalir menuju gate karena terisolasi oleh bahan insulator SiO2 (kaca).
Jika tegangan gate cukup positif, maka tumpukan elektron akan menyebabkan terbentuknya semacam lapisan n yang negatif dan seketika itulah arus drain dan source dapat mengalir. Lapisan yang terbentuk ini disebut dengan istilah inversion layer. Kira-kira terjemahannya adalah lapisan dengan tipe yang berbalikan. Di sini karena subtratnya tipe p, maka lapisan inversion yang terbentuk adalah bermuatan negatif atau tipe n.
Tentu ada tegangan minimum dimana lapisan inversion n mulai terbentuk. Tegangan minimun ini disebut tegangan threshold VGS(th). Tegangan VGS(th) oleh pabrik pembuat tertera di dalam datasheet.
Di sini letak perbedaan utama prinsip kerja transitor MOSFET enhancement-mode dibandingkan dengan JFET. Jika pada tegangan VGS = 0 , transistor JFET sudah bekerja atau ON, maka transistor MOSFET enhancement-mode masih OFF. Dikatakan bahwa JFET adalah komponen normally ON dan MOSFET adalah komponen normally OFF.
Pabrikasi MOSFET enhancement-mode
Transistor MOSFET enhacement mode dalam beberapa literatur disebut juga dengan nama E-MOSFET.
Gambar diatas adalah bagaimana transistor MOSFET enhancement-mode dibuat. Sama seperti MOSFET depletion-mode, tetapi perbedaannya disini tidak ada kanal yang menghubungkan drain dengan source. Kanal n akan terbentuk (enhanced) dengan memberi tegangan VGS diatas tegangan threshold tertentu. Inilah struktur transistor yang paling banyak di terapkan dalam IC digital.
Kurva Drain MOSFET enhacement-mode
Mirip seperti kurva D-MOSFET, kurva drain transistor E-MOSFET adalah seperti yang ditunjukkan pada gambar berikut. Namun di sini VGS semua bernilai positif. Garis kurva paling bawah adalah garis kurva dimana transistor mulai ON. Tegangan VGS pada garis kurva ini disebut tegangan threshold VGS(th).
Karena transistor MOSFET umumnya digunakan sebagai saklar (switch), parameter yang penting pada transistor E-MOSFET adalah resistansi drain-source. Biasanya yang tercantum pada datasheet adalah resistansi pada saat transistor ON. Resistansi ini dinamakan RDS(on). Besar resistansi bervariasi mulai dari 0.3 Ohm sampai puluhan Ohm. Untuk aplikasi power switching, semakin kecil resistansi RDS(on) maka semakin baik transistor tersebut. Karena akan memperkecil rugi-rugi disipasi daya dalam bentuk panas. Juga penting diketahui parameter arus drain maksimum ID(max) dan disipasi daya maksimum PD(max).
Simbol transistor MOSFET
Garis putus-putus pada simbol transistor MOSFET menunjukkan struktur transistor yang terdiri drain, source dan subtrat serta gate yang terisolasi. Arah panah pada subtrat menunjukkan type lapisan yang terbentuk pada subtrat ketika transistor ON sekaligus menunjukkan type kanal transistor tersebut.
Kedua simbol di atas dapat digunakan untuk mengambarkan D-MOSFET maupun E-MOSFET.
NMOS dan PMOS
Transistor MOSFET dalam berbagai referensi disingkat dengan nama transistor MOS. Dua jenis tipe n atau p dibedakan dengan nama NMOS dan PMOS. Simbol untuk menggambarkan MOS tipe depletion-mode dibedakan dengan tipe enhancement-mode. Pembedaan ini perlu untuk rangkaian-rangkaian rumit yang terdiri dari kedua jenis transistor tersebut.
Gambar 16 : Simbol transistor (a)NMOS (b)PMOS tipe enhancement mode
Transistor MOS adalah tipe transistor yang paling banyak dipakai untuk membuat rangkaian gerbang logika. Ratusan bahkan ribuan gerbang logika dirangkai di dalam sebuah IC (integrated circuit) menjadi komponen yang canggih seperti mikrokontroler dan mikroposesor. Contoh gerbang logika yang paling dasar adalah sebuah inverter.
Gerbang inverter MOS di atas terdiri dari 2 buah transistor Q1 dan Q2. Transistor Q1 adalah transistor NMOS depletion-mode yang pada rangkaian ini berlaku sebagai beban RL untuk transistor Q2. Seperti yang sudah dimaklumi, beban RL ini tidak lain adalah resistansi RDS(on) dari transistor Q1. Transistor Q2 adalah transistor NMOS enhancement-mode. Di sini transistor Q2 berfungsi sebagai saklar (switch) yang bisa membuka atau menutup (ON/OFF). Transistor ON atau OFF tergantung dari tegangan input.
Jika tegangan input A = 0 volt (logik 0), maka saklar Q2 membuka dan tegangan output Y = VDD (logik 1). Dan sebaliknya jika input A = VDD (logik 1) maka saklar menutup dan tegangan output Y = 0 volt (logik 0). Inverter ini tidak lain adalah gerbang NOT, dimana keadaan output adalah kebalikan dari input.
Gerbang dasar lainnya dalah seperti gerbang NAND dan NOR. Contoh diagram berikut adalah gerbang NAND dan NOR yang memiliki dua input A dan B.
Bagaimana caranya membuat gerbang AND dan OR. Tentu saja bisa dengan menambahkan sebuah inverter di depan gerbang NAND dan NOR.
Transistor CMOS
CMOS adalah evolusi dari komponen digital yang paling banyak digunakan karena memiliki karakteristik konsumsi daya yang sangat kecil. CMOS adalah singkatan dari Complementary MOS, yang strukturnya terdiri dari dua jenis transistor PMOS dan NMOS. Keduanya adalah transistor MOS tipe enhacement-mode.
Inverter gerbang NOT dengan struktur CMOS adalah seperti gambar yang berikut ini. Beban RL yang sebelumnya menggunakan transistor NMOS tipe depletion-mode, digantikan oleh transistor PMOS enhancement-mode.
Umumnya untuk aplikasi linear, transistor bipolar lebih disukai, namun transistor FET sering digunakan juga karena memiliki impedansi input (input impedance) yang sangat besar. Terutama jika digunakan sebagai switch, FET lebih baik karena resistansi dan disipasi dayanya yang kecil.
Ada dua jenis transistor FET yaitu JFET (junction FET) dan MOSFET (metal-oxide semiconductor FET). Pada dasarnya kedua jenis transistor memiliki prinsip kerja yang sama, namun tetap ada perbedaan yang mendasar pada struktur dan karakteristiknya.
TRANSISTOR JFET
Gambar dibawah menunjukkan struktur transistor JFET kanal n dan kanal p. Kanal n dibuat dari bahan semikonduktor tipe n dan kanal p dibuat dari semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung bawah dinamakan Source. Pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang berbeda tipe. Terminal kedua sisi implant ini terhubung satu dengan lainnya secara internal dan dinamakan Gate.
Istilah field efect (efek medan listrik) sendiri berasal dari prinsip kerja transistor ini yang berkenaan dengan lapisan deplesi (depletion layer). Lapisan ini terbentuk antara semikonduktor tipe n dan tipe p, karena bergabungnya elektron dan hole di sekitar daerah perbatasan. Sama seperti medan listrik, lapisan deplesi ini bisa membesar atau mengecil tergantung dari tegangan antara gate dengan source. Pada gambar di atas, lapisan deplesi ditunjukkan dengan warna kuning di sisi kiri dan kanan.
JFET kanal-n
Untuk menjelaskan prinsip kerja transistor JFET lebih jauh akan ditinjau transistor JFET kanal-n. Drain dan Source transistor ini dibuat dengan semikonduktor tipe n dan Gate dengan tipe p. Gambar berikut menunjukkan bagaimana transistor ini di beri tegangan bias. Tegangan bias antara gate dan source adalah tegangan reverse bias atau disebut bias negatif. Tegangan bias negatif berarti tegangan gate lebih negatif terhadap source. Perlu catatan, Kedua gate terhubung satu dengan lainnya (tidak tampak dalam gambar).
Dari gambar di atas, elektron yang mengalir dari source menuju drain harus melewati lapisan deplesi. Di sini lapisan deplesi berfungsi semacan keran air. Banyaknya elektron yang mengalir dari source menuju drain tergantung dari ketebalan lapisan deplesi. Lapisan deplesi bisa menyempit, melebar atau membuka tergantung dari tegangan gate terhadap source.
Jika gate semakin negatif terhadap source, maka lapisan deplesi akan semakin menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor bahkan dapat menyentuh drain dan source. Ketika keadaan ini terjadi, tidak ada arus yang dapat mengalir atau sangat kecil sekali. Jadi jika tegangan gate semakin negatif terhadap source maka semakin kecil arus yang bisa melewati kanal drain dan source.
Jika misalnya tegangan gate dari nilai negatif perlahan-lahan dinaikkan sampai sama dengan tegangan Source. Ternyata lapisan deplesi mengecil hingga sampai suatu saat terdapat celah sempit. Arus elektron mulai mengalir melalui celah sempit ini dan terjadilah konduksi Drain dan Source. Arus yang terjadi pada keadaan ini adalah arus maksimum yang dapat mengalir berapapun tegangan drain terhadap source. Hal ini karena celah lapisan deplesi sudah maksimum tidak bisa lebih lebar lagi. Tegangan gate tidak bisa dinaikkan menjadi positif, karena kalau nilainya positif maka gate-source tidak lain hanya sebagai dioda.
Karena tegangan bias yang negatif, maka arus gate yang disebut IG akan sangat kecil sekali. Dapat dimengerti resistansi input (input impedance) gate akan sangat besar. Impedansi input transistor FET umumnya bisa mencapai satuan MOhm. Sebuah transistor JFET diketahui arus gate 2 nA pada saat tegangan reverse gate 4 V, maka dari hukum Ohm dapat dihitung resistansi input transistor ini adalah :
Rin = 4V/2nA = 2000 Mohm
Simbol JFET
Untuk mengambarkan JFET pada skema rangkaian elektronika, bisa dipakai simbol seperti pada gambar di bawah berikut.
Karena struktur yang sama, terminal drain dan source untuk aplikasi frekuensi rendah dapat dibolak balik. Namun biasanya tidak demikian untuk aplikasi frekuensi tinggi. Umumnya JFET untuk aplikasi frekuensi tinggi memperhitungkan kapasitansi bahan antara gate dengan drain dan juga antara gate dengan source. Dalam pembuatan JFET, umumnya ada perbedaan kapasitansi gate terhadap drain dan antara gate dengan source.
JFET kanal-p
Transistor JFET kanal-p memiliki prinsip yang sama dengan JFET kanal-n, hanya saja kanal yang digunakan adalah semikonduktor tipe p. Dengan demikian polaritas tegangan dan arah arus berlawanan jika dibandingkan dengan transistor JFET kanal-n. Simbol rangkaian untuk tipe p juga sama, hanya saja dengan arah panah yang berbeda.
Kurva Drain
Gambar berikut adalah bagaimana transitor JFET diberi bias. Kali ini digambar dengan menggunakan simbol JFET. Gambar (a) adalah jika diberi bias negatif dan gambar (b) jika gate dan source dihubung singkat.
Jika gate dan source dihubung singkat, maka akan diperoleh arus drain maksimum. Ingat jika VGS=0 lapisan deplesi kiri dan kanan pada posisi yang hampir membuka. Perhatikan contoh kurva drain pada gambar berikut, yang menunjukkan karakteristik arus drain ID dan tegangan drain-source VDS. Terlihat arus drain ID tetap (konstan) setelah VDS melewati suatu besar tegangan tertentu yang disebut Vp.
Pada keadaan ini (VGS=0) celah lapisan deplesi hampir bersingungan dan sedikit membuka. Arus ID bisa konstan karena celah deplesi yang sempit itu mencegah aliran arus ID yang lebih besar. Perumpamaannya sama seperti selang air plastik yang ditekan dengan jari, air yang mengalir juga tidak bisa lebih banyak lagi. Dari sinilah dibuat istilah pinchoff voltage (tegangan jepit) dengan simbol Vp. Arus ID maksimum ini di sebut IDSS yang berarti arus drain-source jika gate dihubung singkat (shorted gate). Ini adalah arus maksimum yang bisa dihasilkan oleh suatu transistor JFET dan karakteristik IDSS ini tercantum di datasheet.
JFET berlaku sebagai sumber arus konstan sampai pada tengangan tertentu yang disebut VDS(max). Tegangan maksimum ini disebut breakdown voltage dimana arus tiba-tiba menjadi tidak terhingga. Tentu transistor tidaklah dimaksudkan untuk bekerja sampai daerah breakdown. Daerah antara VP dan VDS(max) disebut daerah active (active region). Sedangkan 0 volt sampai tegangan Vp disebut daerah Ohmic (Ohmic region).
Daerah Ohmic
Pada tegangan VDS antara 0 volt sampai tegangan pinchoff VP=4 volt, arus ID menaik dengan kemiringan yang tetap. Daerah ini disebut daerah Ohmic. Tentu sudah maklum bahwa daerah Ohmic ini tidak lain adalah resistansi drain-source dan termasuk celah kanal diantara lapisan deplesi. Ketika bekerja pada daerah ohmic, JFET berlaku seperti resistor dan dapat diketahui besar resistansinya adalah :
RDS = Vp/IDSS
RDS disebut ohmic resistance, sebagai contoh di dataseet diketahui VP = 4V dan IDSS = 10 mA, maka dapat diketahui :
RDS = 4V/10mA = 400 Ohm
Tegangan cutoff gate
Dari contoh kurva drain di atas terlihat beberapa garis-garis kurva untuk beberapa tegangan VGS yang berbeda. Pertama adalah kurva paling atas dimana IDSS=10 mA dan kondisi ini tercapai jika VGS=0 dan perhatikan juga tegangan pinchoff VP=4V. Kemudian kurva berikutnya adalah VGS = -1V lalu VGS=-2V dan seterusnya. Jika VGS semakin kecil terlihat arus ID juga semakin kecil.
Perhatikan kurva yang paling bawah dimana VGS=-4V. Pada kurva ternyata arus ID sangat kecil sekali dan hampir nol. Tegangan ini dinamakan tegangan cutoff gate-source (gate source cutoff voltage) yang ditulis sebagai VGS(off). Pada saat ini lapisan deplesi sudah bersingungan satu sama lain, sehingga arus yang bisa melewati kecil sekali atau hampir nol.
Bukan suatu kebetulan bahwa kenyataannya bahwa VGS(off)=-4V dan VP=4V. Ternyata memang pada saat demikian lapisan deplesi bersentuhan atau hampir bersentuhan.
Maka di datasheet biasanya hanya ada satu besaran yang tertera VGS(off) atau VP. Oleh karena sudah diketahui hubungan persamaan :
VGS(off) = -VP
Pabrikasi JFET
Kalau sebelumnya sudah dijelaskan bagaimana struktur JFET secara teoritis, maka gambar berikut adalah bagaimana sebenarnya transistor JFET-n dibuat.
Transistor JFET-n dibuat di atas satu lempengan semikonduktor tipe-p sebagai subtrat (subtrate) atau dasar (base). Untuk membuat kanal n, di atas subtrat di-implant semikonduktor tipe n yaitu dengan memberikan doping elektron. Kanal-n ini akan menjadi drain dan source. Kemudian di atas kanal-n dibuat implant tipe-p, caranya adalah dengan memberi doping p (hole). Implant tipe p ini yang menjadi gate. Gate dan subtrat disambungkan secara internal.
TRANSISTOR MOSFET
Mirip seperti JFET, transistor MOSFET (Metal oxide FET) memiliki drain, source dan gate. Namun perbedaannya gate terisolasi oleh suatu bahan oksida. Gate sendiri terbuat dari bahan metal seperti aluminium. Oleh karena itulah transistor ini dinamakan metal-oxide. Karena gate yang terisolasi, sering jenis transistor ini disebut juga IGFET yaitu insulated-gate FET.
Ada dua jenis MOSFET, yang pertama jenis depletion-mode dan yang kedua jenis enhancement-mode. Jenis MOSFET yang kedua adalah komponen utama dari gerbang logika dalam bentuk IC (integrated circuit), uC (micro controller) dan uP (micro processor) yang tidak lain adalah komponen utama dari komputer modern saat ini.
MOSFET Depletion-mode
Gambar berikut menunjukkan struktur dari transistor jenis ini. Pada sebuah kanal semikonduktor tipe n terdapat semikonduktor tipe p dengan menyisakan sedikit celah. Dengan demikian diharapkan elektron akan mengalir dari source menuju drain melalui celah sempit ini. Gate terbuat dari metal (seperti aluminium) dan terisolasi oleh bahan oksida tipis SiO2 yang tidak lain adalah kaca.
Semikonduktor tipe p di sini disebut subtrat p dan biasanya dihubung singkat dengan source. Ingat seperti pada transistor JFET lapisan deplesi mulai membuka jika VGS = 0.
Dengan menghubung singkat subtrat p dengan source diharapkan ketebalan lapisan deplesi yang terbentuk antara subtrat dengan kanal adalah maksimum. Sehingga ketebalan lapisan deplesi selanjutnya hanya akan ditentukan oleh tegangan gate terhadap source. Pada gambar, lapisan deplesi yang dimaksud ditunjukkan pada daerah yang berwarna kuning.
Semakin negatif tegangan gate terhadap source, akan semakin kecil arus drain yang bisa lewat atau bahkan menjadi 0 pada tegangan negatif tertentu. Karena lapisan deplesi telah menutup kanal. Selanjutnya jika tegangan gate dinaikkan sama dengan tegangan source, arus akan mengalir. Karena lapisan deplesi muali membuka. Sampai di sini prinsip kerja transistor MOSFET depletion-mode tidak berbeda dengan transistor JFET.
Karena gate yang terisolasi, tegangan kerja VGS boleh positif. Jika VGS semakin positif, arus elektron yang mengalir dapat semakin besar. Di sini letak perbedaannya dengan JFET, transistor MOSFET depletion-mode bisa bekerja sampai tegangan gate positif.
Pabrikasi MOSFET depletion-mode
Struktur ini adalah penampang MOSFET depletion-mode yang dibuat di atas sebuah lempengan semikonduktor tipe p. Implant semikonduktor tipe n dibuat sedemikian rupa sehingga terdapat celah kanal tipe n. Kanal ini menghubungkan drain dengan source dan tepat berada di bawah gate. Gate terbuat dari metal aluminium yang diisolasi dengan lapisan SiO2 (kaca). Dalam beberapa buku, transistor MOSFET depletion-mode disebut juga dengan nama D-MOSFET.
Kurva drain MOSFET depeletion mode
Analisa kurva drain dilakukan dengan mencoba beberapa tegangan gate VGS konstan, lalu dibuat grafik hubungan antara arus drain ID terhadap tegangan VDS.
Dari kurva ini terlihat jelas bahwa transistor MOSFET depletion-mode dapat bekerja (ON) mulai dari tegangan VGS negatif sampai positif. Terdapat dua daerah kerja, yang pertama adalah daerah ohmic dimana resistansi drain-source adalah fungsi dari :
RDS(on) = VDS/IDS
Jika tegangan VGS tetap dan VDS terus dinaikkan, transistor selanjutnya akan berada pada daerah saturasi. Jika keadaan ini tercapai, arus IDS adalah konstan. Tentu saja ada tegangan VGS(max), yang diperbolehkan. Karena jika lebih dari tegangan ini akan dapat merusak isolasi gate yang tipis alias merusak transistor itu sendiri.
MOSFET Enhancement-mode
Jenis transistor MOSFET yang kedua adalah MOSFET enhancement-mode. Transistor ini adalah evolusi jenius berikutnya setelah penemuan MOSFET depletion-mode. Gate terbuat dari metal aluminium dan terisolasi oleh lapisan SiO2 sama seperti transistor MOSFET depletion-mode. Perbedaan struktur yang mendasar adalah, subtrat pada transistor MOSFET enhancement-mode sekarang dibuat sampai menyentuh gate, seperti terlihat pada gambar beritu ini. Lalu bagaimana elektron dapat mengalir ?. Silahkan terus menyimak tulisan berikut ini.
Gambar atas ini adalah transistor MOSFET enhancement mode kanal n. Jika tegangan gate VGS dibuat negatif, tentu saja arus elektron tidak dapat mengalir. Juga ketika VGS=0 ternyata arus belum juga bisa mengalir, karena tidak ada lapisan deplesi maupun celah yang bisa dialiri elektron. Satu-satunya jalan adalah dengan memberi tegangan VGS positif. Karena subtrat terhubung dengan source, maka jika tegangan gate positif berarti tegangan gate terhadap subtrat juga positif.
Tegangan positif ini akan menyebabkan elektron tertarik ke arah subtrat p. Elektron-elektron akan bergabung dengan hole yang ada pada subtrat p. Karena potensial gate lebih positif, maka elektron terlebih dahulu tertarik dan menumpuk di sisi subtrat yang berbatasan dengan gate. Elektron akan terus menumpuk dan tidak dapat mengalir menuju gate karena terisolasi oleh bahan insulator SiO2 (kaca).
Jika tegangan gate cukup positif, maka tumpukan elektron akan menyebabkan terbentuknya semacam lapisan n yang negatif dan seketika itulah arus drain dan source dapat mengalir. Lapisan yang terbentuk ini disebut dengan istilah inversion layer. Kira-kira terjemahannya adalah lapisan dengan tipe yang berbalikan. Di sini karena subtratnya tipe p, maka lapisan inversion yang terbentuk adalah bermuatan negatif atau tipe n.
Tentu ada tegangan minimum dimana lapisan inversion n mulai terbentuk. Tegangan minimun ini disebut tegangan threshold VGS(th). Tegangan VGS(th) oleh pabrik pembuat tertera di dalam datasheet.
Di sini letak perbedaan utama prinsip kerja transitor MOSFET enhancement-mode dibandingkan dengan JFET. Jika pada tegangan VGS = 0 , transistor JFET sudah bekerja atau ON, maka transistor MOSFET enhancement-mode masih OFF. Dikatakan bahwa JFET adalah komponen normally ON dan MOSFET adalah komponen normally OFF.
Pabrikasi MOSFET enhancement-mode
Transistor MOSFET enhacement mode dalam beberapa literatur disebut juga dengan nama E-MOSFET.
Gambar diatas adalah bagaimana transistor MOSFET enhancement-mode dibuat. Sama seperti MOSFET depletion-mode, tetapi perbedaannya disini tidak ada kanal yang menghubungkan drain dengan source. Kanal n akan terbentuk (enhanced) dengan memberi tegangan VGS diatas tegangan threshold tertentu. Inilah struktur transistor yang paling banyak di terapkan dalam IC digital.
Kurva Drain MOSFET enhacement-mode
Mirip seperti kurva D-MOSFET, kurva drain transistor E-MOSFET adalah seperti yang ditunjukkan pada gambar berikut. Namun di sini VGS semua bernilai positif. Garis kurva paling bawah adalah garis kurva dimana transistor mulai ON. Tegangan VGS pada garis kurva ini disebut tegangan threshold VGS(th).
Karena transistor MOSFET umumnya digunakan sebagai saklar (switch), parameter yang penting pada transistor E-MOSFET adalah resistansi drain-source. Biasanya yang tercantum pada datasheet adalah resistansi pada saat transistor ON. Resistansi ini dinamakan RDS(on). Besar resistansi bervariasi mulai dari 0.3 Ohm sampai puluhan Ohm. Untuk aplikasi power switching, semakin kecil resistansi RDS(on) maka semakin baik transistor tersebut. Karena akan memperkecil rugi-rugi disipasi daya dalam bentuk panas. Juga penting diketahui parameter arus drain maksimum ID(max) dan disipasi daya maksimum PD(max).
Simbol transistor MOSFET
Garis putus-putus pada simbol transistor MOSFET menunjukkan struktur transistor yang terdiri drain, source dan subtrat serta gate yang terisolasi. Arah panah pada subtrat menunjukkan type lapisan yang terbentuk pada subtrat ketika transistor ON sekaligus menunjukkan type kanal transistor tersebut.
Kedua simbol di atas dapat digunakan untuk mengambarkan D-MOSFET maupun E-MOSFET.
NMOS dan PMOS
Transistor MOSFET dalam berbagai referensi disingkat dengan nama transistor MOS. Dua jenis tipe n atau p dibedakan dengan nama NMOS dan PMOS. Simbol untuk menggambarkan MOS tipe depletion-mode dibedakan dengan tipe enhancement-mode. Pembedaan ini perlu untuk rangkaian-rangkaian rumit yang terdiri dari kedua jenis transistor tersebut.
Gambar 16 : Simbol transistor (a)NMOS (b)PMOS tipe enhancement mode
Transistor MOS adalah tipe transistor yang paling banyak dipakai untuk membuat rangkaian gerbang logika. Ratusan bahkan ribuan gerbang logika dirangkai di dalam sebuah IC (integrated circuit) menjadi komponen yang canggih seperti mikrokontroler dan mikroposesor. Contoh gerbang logika yang paling dasar adalah sebuah inverter.
Gerbang inverter MOS di atas terdiri dari 2 buah transistor Q1 dan Q2. Transistor Q1 adalah transistor NMOS depletion-mode yang pada rangkaian ini berlaku sebagai beban RL untuk transistor Q2. Seperti yang sudah dimaklumi, beban RL ini tidak lain adalah resistansi RDS(on) dari transistor Q1. Transistor Q2 adalah transistor NMOS enhancement-mode. Di sini transistor Q2 berfungsi sebagai saklar (switch) yang bisa membuka atau menutup (ON/OFF). Transistor ON atau OFF tergantung dari tegangan input.
Jika tegangan input A = 0 volt (logik 0), maka saklar Q2 membuka dan tegangan output Y = VDD (logik 1). Dan sebaliknya jika input A = VDD (logik 1) maka saklar menutup dan tegangan output Y = 0 volt (logik 0). Inverter ini tidak lain adalah gerbang NOT, dimana keadaan output adalah kebalikan dari input.
Gerbang dasar lainnya dalah seperti gerbang NAND dan NOR. Contoh diagram berikut adalah gerbang NAND dan NOR yang memiliki dua input A dan B.
Bagaimana caranya membuat gerbang AND dan OR. Tentu saja bisa dengan menambahkan sebuah inverter di depan gerbang NAND dan NOR.
Transistor CMOS
CMOS adalah evolusi dari komponen digital yang paling banyak digunakan karena memiliki karakteristik konsumsi daya yang sangat kecil. CMOS adalah singkatan dari Complementary MOS, yang strukturnya terdiri dari dua jenis transistor PMOS dan NMOS. Keduanya adalah transistor MOS tipe enhacement-mode.
Inverter gerbang NOT dengan struktur CMOS adalah seperti gambar yang berikut ini. Beban RL yang sebelumnya menggunakan transistor NMOS tipe depletion-mode, digantikan oleh transistor PMOS enhancement-mode.
Langganan:
Postingan (Atom)
